#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001093970 A

(43) Date of publication of application: 06.04.01

(51) Int. CI

H01L 21/76

(21) Application number: 11266486

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 21.09.99

(72) Inventor:

KAWAI KENJI


## (54) MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE

# (57) Abstract:

PROBLEM TO BE SOLVED: To improve reliability of a semiconductor device by forming a trench- type element isolating insulation film having an extremely thin width.

SOLUTION: For etching a silicon nitride film 37/underlay silicon oxide film 36 to form a pattern of a trench mask, rf power is set to a level higher than that for the normal anisotropic etching or the flow rate ratio (CF4/CHF3) of the etching gas is set to a lower value so as to form a tapered pattern, thereby narrowing the trimmed pattern.

COPYRIGHT: (C)2001,JPO



•							•	
4.					4002			
			•					
		•						
				690				
	2.0			,				
•								
4								
		$\varphi$						

# Partial Translation of Japanese Patent Laying-Open No. 2001-93970

(Embodiments)

First Embodiment

In the following, a first embodiment of the present invention will now be described with reference to the figures. Figs. 1 to 5 show a method of manufacturing a semiconductor device in accordance with the first embodiment of the present invention, specifically for DRAM. More particularly, Fig. 1 shows a cross sectional view of a trench formation step, Fig. 2 shows a cross sectional view showing a step of forming an insulating film in the trench, Fig. 3 shows a cross sectional view showing a step of forming a transistor and a contact hole, Fig. 4 shows a cross sectional view showing a storage node, and Fig. 5 shows cross sectional and planar views showing a step of forming a storage node.

First, an underlying silicon oxide film 19 of about 30 nm thick is formed on an entire surface of a semiconductor substrate 18 (referred to as substrate 18 hereinafter) formed of monocrystal silicon or the like, and a silicon nitride film 20 of about 150 nm thick is formed on the entire surface of silicon oxide film 19 as an insulating film. Thereafter, an antireflection coating 21 of about 80 nm thick, for example, formed of an organic film such as AzKrF<sub>2</sub> available from Clariant, Japan or DUV 42 available from Brewer Science is formed on the entire surface of silicon nitride film 20. Photoresist 22 of about 500 nm thick is further formed on the entire surface of antireflection coating 21. Photoresist film 22 is patterned by photolithography such that pattern 22a is arranged corresponding to a region serving as element-isolation region 24 surrounding element active region 23 in substrate 18 (Fig. 1 (a)).

Thereafter, resist pattern 22 is used as a mask to successively remove the underlying antireflection coating 21 using for example  $CF_4/O_2/Ar$  gas as well as silicon nitride film 20 and underlying silicon oxide film 19

					-			
	No.				-			
4.								
		Š						
4								
•								
				÷				
2.a	 	 						

thereunder using for example  $CF_4/CHF_3/O_2/Ar$  gas, by dry-etching. The surface of substrate 18 is then exposed and thereafter photoresist film 22 and antireflection coating 21 is removed by plasma etching using  $O_2$  gas (Fig. 1 (b)). Then, using silicon nitride film 20/underlying silicon oxide film 19 as being left as a mask, trench 25 of about 300 nm deep is formed in the underlying substrate 18 by dry-etching with  $Cl_2/O_2$  gas or  $Cl_2/HBr$  gas or  $Cl_2/HBr/O_2$  gas (Fig. 1 (c)).

Antireflection coating 21 may be formed of a plasma silicon oxynitride film (p-SiON) having a thickness of about 50 nm as an inorganic film, other than an organic film. In this case, etching of antireflection coating 21 using resist pattern 22 as a mask is performed with the same etching gas as silicon nitride film 20, and antireflection coating 21 after removal of photoresist film 22 is removed at the same time of etching for forming trench 25 (see Fig. 1).

				•
				-
				٠,
		<u>:</u>		
e.				
		0.		
	÷.			
				•
			÷,	
		,		
÷				
			*	
		**		
				œ.
	•			

# 文献(1)

(19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号 特開2001—93970 (P2001—93970A) (43)公開日 平成13年4月6日(2001,4,6)

(51)Int.Cl. 7
HO1L 21/76

識別記号

F I

テーマコート' (参考)

H01L 21/76

N 5F032

審査請求 未請求 請求項の数9 0L (全12頁)

(21)出願番号

特願平11-266486

(22)出願日

平成11年9月21日(1999.9.21)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 川井 健治

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100093562

弁理士 児玉 俊英

Fターム(参考) 5F032 AA35 AA44 AA66 CA17 DA23


DA25

# (54) 【発明の名称】半導体装置の製造方法

# (57)【要約】

【課題】 トレンチ型の素子分離絶縁膜を極微細幅に形成して、半導体装置の信頼性向上を図る。

【解決手段】 トレンチマスクとなるシリコン窒化膜37/下敷きシリコン酸化膜36のパターニング時のエッチングの際、通常の異方性エッチング時よりもRFパワーを高くする、あるいはエッチングガスの流量比(CF、/CHF、)を低くすることで、パターンをテーパ形状に形成して抜きパターンを狭くする。



#### 【特許請求の範囲】

【請求項1】 半導体基板上の全面に絶縁膜を形成し、該絶縁膜上に反射防止膜を形成する第1の工程と、該反射防止膜上の全面にレジスト膜を形成し、上記半導体基板における素子活性領域を囲む素子分離領域に対応して抜きパターンが配置されるよう上記レジスト膜をホトリソグラフィ技術によりパターニングする第2の工程と、該レジストバターンをマスクとして上記絶縁膜を異方性エッチングによりパターニングし、上記素子分離領域の上記半導体基板表面を露出する第3の工程と、上記絶縁 10膜パターンをマスクとして上記素子分離領域の上記半導体基板に、異方性エッチングにより所定の深さでトレンチを形成する第4の工程と、その後、上記トレンチに第2の絶縁膜を埋め込んでトレンチ型の素子分離絶縁膜を形成する第5の工程とを有することを特徴とする半導体装置の製造方法。

【請求項2】 半導体基板上の全面に絶縁膜を形成する第1の工程と、該絶縁膜上の全面にレジスト膜を形成し、上記半導体基板における素子活性領域を囲む素子分離領域に対応して抜きパターンが配置されるよう上記レ 20 ジスト膜をホトリソグラフィ技術によりパターニングする第2の工程と、該レジストパターンをマスクとして上記絶縁膜を異方性エッチングにより、パターン側壁がテーパ形状となるようパターニングし、上記素子分離領域の上記半導体基板表面を露出する第3の工程と、上記絶縁膜パターンをマスクとして上記素子分離領域の上記半導体基板に、異方性エッチングにより所定の深さでトレンチを形成する第4の工程と、その後、上記トレンチに第2の絶縁膜を埋め込んでトレンチ型の素子分離絶縁膜を形成する第5の工程とを有することを特徴とする半導 30 体装置の製造方法。

【請求項3】 請求項1記載の第1の工程および第2の工程を行い、続いて請求項2記載の第3の工程、第4の工程および第5の工程を行うことを特徴とする半導体装置の製造方法。

【請求項4】 第1の工程で形成される絶縁膜がシリコン窒化膜であり、第3の工程での上記絶縁膜の異方性エッチングによるバターニングを、バターン側壁が下地に対してなすテーバ角が約80度~約88度になるように行うことを特徴とする請求項2または3記載の半導体装 40置の製造方法。

【請求項5】 第3の工程において、エッチングガスに、テトラフロロメタン (CF<sub>1</sub>) およびトリフロロメタン (CHF<sub>1</sub>) を用い、RFパワー;約300W~約700Wにて絶縁膜の異方性エッチングを行うことを特徴とする請求項4記載の半導体装置の製造方法。

【請求項6】 第3の工程において、エッチングガスに、テトラフロロメタン ( $CF_1$ ) およびトリフロロメタン ( $CHF_1$ ) を用い、ガス流量比 ( $CF_1$ / $CHF_1$ ); 2~5程度にて絶縁膜の異方性エッチングを行

うことを特徴とする請求項4記載の半導体装置の製造方法。

【請求項7】 第2の工程でのレジスト膜のパターニング時に素子分離領域に対応して形成される抜きパターンの幅が、ホトリソグラフィ技術の限界幅であることを特徴とする請求項1~6のいずれかに記載の半導体装置の製造方法。

【請求項8】 トレンチ型の素子分離絶縁膜を形成した後、該素子分離絶縁膜に囲まれる素子活性領域内周辺部の半導体基板に拡散層を形成し、その後、層間絶縁膜を形成し、該層間絶縁膜に上記拡散層と上層導電層との接続のためのコンタクトホールを開口することを特徴とする請求項1~7のいずれかに記載の半導体装置の製造方法。

【請求項9】 素子活性領域がメモリセルにおけるメモリトランジスタの活性領域であり、上層導電層がキャバシタのストレージノードであることを特徴とする請求項8記載の半導体装置の製造方法。

#### 【発明の詳細な説明】

20 [0001]

50

【発明の属する技術分野】この発明は、半導体装置の製造方法に関し、特に、半導体基板に微細な素子分離領域を形成する方法に関するものである。

#### [0002]

【従来の技術】半導体装置における素子間の分離にはLOCOS方式が一般的に用いられているが、半導体基板にトレンチを形成した後、このトレンチを絶縁膜で埋め込んで素子分離絶縁膜を形成する方式は、近年の微細化に伴い、狭い面積で優れた分離特性を有する方式として注目されている。従来の半導体装置、例えばDRAMの製造方法を、図11~図15に基づいて以下に示す。図11は、トレンチ形成工程を示す断面図、図12はトレンチ内の絶縁膜形成工程を示す断面図、図13はトランジスタおよびコンタクトホール形成工程を示す断面図、図14はストレージノード形成工程を示す断面図、図15はストレージノード形成工程を示す断面図、図15はストレージノード形成工程を示す断面図、図15はストレージノード形成工程を示す断面図、図15はストレージノード形成工程を示す断面図、図15はストレージノード形成工程を示す断面図および平面図である。

【0003】まず、シリコン単結晶等から成る半導体基板1(以下、基板1と称す)上の全面に下敷きシリコン酸化膜2およびシリコン窒化膜3を順次形成した後、その上の全面にホトレジスト膜4を形成し、基板1における素子活性領域5を囲む素子分離領域6となる領域に対応して抜きパターン4aが配置されるよう、上記ホトレジスト膜4をホトリソグラフィ技術によりパターニングする(図11(a))。次に、レジストパターン4をマスクとして下地のシリコン窒化膜3および下敷きシリコン酸化膜2を、例えばCF、/CHF、/O、/Arガスを用い、ガス流量;CF、/CHF、/O、/Arガスを用い、ガス流量;CF、/CHF、/O、/Ar=10/70/800/8(sccm)、圧力;700mT、RFパワー;200Wでドライエッチング処理により除

10

去して基板1表面を露出する(図11(b))。次に、 ホトレジスト膜4を0. ガスによるプラズマエッチング により除去した後 (図11(c))、残存したシリコン 窒化膜3/下敷きシリコン酸化膜2をマスクとして、下-地の基板1に、C1, /O, ガス、またはC1, /HBr ガス、またはC1./HBr/O.ガスによるドライエッ チング処理によりトレンチ7を形成する(図11 (d)).

【0004】次に、トレンチ7内にシリコン酸化膜8を 埋め込み、表面をCMP法により研磨した後(図12 (a))、リン酸にてシリコン窒化膜3を、フッ酸にて 下敷きシリコン酸化膜2を順次ウエットエッチングによ り除去する。これにより、素子分離領域6にトレンチ型 の素子分離絶縁膜8aが形成される(図12(b))。 次に、基板1上の、素子分離絶縁膜8 aに囲まれた素子 活性領域5内の所定領域にゲート電極9を形成し、続い てイオン注入により拡散層10を形成してメモリトラン ジスタを形成する (図13(a))。次に、全面にシリ コン酸化膜を形成し、図示しないビット線形成を行った 後、さらに全面にシリコン酸化膜から成る層間絶縁膜1 1を形成する。続いて層間絶縁膜11の所定の領域をレ ジストマスクを用いて開口してコンタクトホール12を 形成し、素子活性領域5内の周辺部に形成された拡散層 10表面を露出する(図13(b))。

【0005】次に、コンタクトホール12内にポリシリ コンを埋め込んでプラグ電極13を形成し、全面にBP SG膜等から成る層間絶縁膜14を形成した後、層間絶 縁膜14の所定の領域に開口部15を設け、この後、全 面にアモルファスシリコン膜16をプラグ電極13に接 続するように形成する (図14(a))。 次に、 開口部 30 15内に有機膜17を埋め込んだ後、層間絶縁膜14表 面に露出したアモルファスシリコン膜16を例えばC1 ,を含むガスプラズマエッチングにより除去し(図14 (b))、この後、有機膜17をO<sub>1</sub>プラズマエッチン グにて、層間絶縁膜14をHFペーパにて除去し、円筒 形状のアモルファスシリコン膜16を残存させる(図1 4 (c))。次に、アモルファスシリコン膜16表面に Si, H, により核付けし、真空アニール処理を施して結 晶成長させて、アモルファスシリコン膜16の粗面化処 理を行い、ストレージノード16 aを形成する (図1 5)。この後、キャパシタ絶縁膜、上部電極を形成し、 所定の処理を施してDRAMを完成する。

#### [0006]

【発明が解決しようとする課題】従来の半導体装置は以 上のように製造されており、比較的面積が小さいトレン チ型の素子分離絶縁膜8 aにより素子分離を行ってい た。しかしながら、微細化に伴い、素子分離絶縁膜8 a およびそれに囲まれる素子活性領域5の面積がますます 縮小され、素子分離絶縁膜8aの面積により、素子活性

ンチ7形成の際のリソグラフィエ程の状態等により、素 子活性領域5は周辺部が削られて面積が小さくなること があった。このような素子活性領域5では、領域5内の 周辺部に形成される拡散層10の表面積も小さくなり、 ストレージノード16a接続のためのコンタクトホール 12を、層間絶縁膜11を開口して拡散層10上に形成 する際に、素子活性領域5を踏み外して素子分離間絶縁 膜8aまでエッチングにより削ってしまうことがあった (図13参照)。これにより、分離特性の劣化、拡散層 10の接合面がコンタクトホール12内で露出すること による接合リークの発生、拡散層10とコンタクトホー ル12内プラグ電極13との接触面積低減によるコンタ クト抵抗の増大等の問題が生じる。また、ゲート電極9 のゲート幅Wirも狭くなるため、トランジスタに流れる ソース・ドレイン電流が低下するという問題点もあった (図15参照)。

【0007】この発明は、上記のような問題点を解消す るために成されたものであって、微細幅のトレンチ型素 子分離絶縁膜の幅を制御性良くさらに低減して、索子活・ 性領域の面積を確保し、電気的特性の良好な信頼性の高 い半導体装置を得ることを目的とする。

#### [0008]

【課題を解決するための手段】この発明に係る請求項1 記載の半導体装置の製造方法は、半導体基板上の全面に 絶縁膜を形成し、該絶縁膜上に反射防止膜を形成する第 1の工程と、該反射防止膜上の全面にレジスト膜を形成 し、上記半導体基板における素子活性領域を囲む素子分 離領域に対応して抜きパターンが配置されるよう上記レニ ジスト膜をホトリソグラフィ技術によりパターニングする る第2の工程と、該レジストパターンをマスクとして上 記絶縁膜を異方性エッチングによりバターニングし、上 記素子分離領域の上記半導体基板表面を露出する第3の 工程と、上記絶縁膜パターンをマスクとして上記素子分 離領域の上記半導体基板に、異方性エッチングにより所 定の深さでトレンチを形成する第4の工程と、その後、 上記トレンチに第2の絶縁膜を埋め込んでトレンチ型の 素子分離絶縁膜を形成する第5の工程とを有するもので

【0009】またこの発明に係る請求項2記載の半導体 40 装置の製造方法は、半導体基板上の全面に絶縁膜を形成 する第1の工程と、該絶縁膜上の全面にレジスト膜を形 成し、上記半導体基板における素子活性領域を囲む素子 分離領域に対応して抜きバターンが配置されるよう上記 レジスト膜をホトリソグラフィ技術によりパターニング する第2の工程と、該レジストパターンをマスクとして 上記絶縁膜を異方性エッチングにより、パターン側壁が テーバ形状となるようバターニングし、上記素子分離領 域の上記半導体基板表面を露出する第3の工程と、上記 絶縁膜パターンをマスクとして上記素子分離領域の上記 領域5の面積が制限されるようになると、例えば、トレ 50 半導体基板に、異方性エッチングにより所定の深さでト

6

レンチを形成する第4の工程と、その後、上記トレンチ に第2の絶縁膜を埋め込んでトレンチ型の素子分離絶縁 膜を形成する第5の工程とを有するものである。

【0010】またこの発明に係る請求項3記載の半導体 装置の製造方法は、請求項1記載の第1の工程および第 2の工程を行い、続いて請求項2記載の第3の工程、第 4の工程および第5の工程を行うものである。

【0011】またこの発明に係る請求項4記載の半導体装置の製造方法は、請求項2または3において、第1の工程で形成される絶縁膜がシリコン窒化膜であり、第3 10の工程での上記絶縁膜の異方性エッチングによるパターニングを、パターン側壁が下地に対してなすテーパ角が約80度~約88度になるように行うものである。

【0012】またこの発明に係る請求項5記載の半導体 装置の製造方法は、請求項4において、第3の工程でエッチングガスにテトラフロロメタン(CF<sub>1</sub>)およびトリフロロメタン(CHF<sub>1</sub>)を用い、RFパワー;約3 00W~約700Wにて絶縁膜の異方性エッチングを行うものである。

【0013】またこの発明に係る請求項6記載の半導体 20 装置の製造方法は、請求項4において、第3の工程でエッチングガスにテトラフロロメタン (CF<sub>1</sub>) およびトリフロロメタン (CHF<sub>1</sub>) を用い、ガス流量比 (CF<sub>1</sub>/CHF<sub>1</sub>); 2~5程度にて絶縁膜の異方性エッチングを行うものである。

【0014】またこの発明に係る請求項7記載の半導体装置の製造方法は、請求項1~6のいずれかにおいて、第2の工程でのレジスト膜のパターニング時に素子分離領域に対応して形成される抜きパターンの幅が、ホトリソグラフィ技術の限界幅である。

【0015】またこの発明に係る請求項8記載の半導体装置の製造方法は、請求項1~7のいずれかにおいて、トレンチ型の素子分離絶縁膜を形成した後、該素子分離絶縁膜に囲まれる素子活性領域内周辺部の半導体基板に拡散層を形成し、その後、層間絶縁膜を形成し、該層間絶縁膜に上記拡散層と上層導電層との接続のためのコンタクトホールを開口するものである。

【0016】またこの発明に係る請求項9記載の半導体 装置の製造方法は、請求項8において、素子活性領域が メモリセルにおけるメモリトランジスタの活性領域であ 40 り、上層導電層がキャバシタのストレージノードであ る。

#### [0017]

【発明の実施の形態】実施の形態1.以下、この発明の実施の形態1を図について説明する。図1~図5は、この発明の実施の形態1による半導体装置の製造方法を、DRAMの製造方法について示したもので、特に、図1は、トレンチ形成工程を示す断面図、図2はトレンチ内の絶縁膜形成工程を示す断面図、図3はトランジスタおよびコンタクトホール形成工程を示す断面図、図4はス 50

トレージノード形成工程を示す断面図、図5はストレージノード形成工程を示す断面図および平面図である。
【0018】まず、シリコン単結晶等から成る半導体基板18(以下、基板18と称す)上の全面に下敷きシリコン酸化膜19を約30nmの膜厚で形成し、その上の全面に絶縁膜としてのシリコン窒化膜20を約150nmの膜厚で形成した後、シリコン窒化膜20上の全面に、例えば、クラリアント・ジャパン社製のAzKrF.やBrewer Science社製のDUV42等の有機膜から成る反射防止膜21を約80nmの膜厚で形成する。さらに、反射防止膜21上の全面にホトレジスト膜22を約500nmの膜厚で形成し、基板18における素子活性領域23を囲む素子分離領域24となる領域に対応して抜きパターン22aが配置されるよう、上記ホトレジスト膜22をホトリソグラフィ技術によりパターニングする(図1

【0019】次に、レジストバターン22をマスクとして下地の反射防止膜21を、例えばCF、/O、/Arガスを用い、その下のシリコン窒化膜20および下敷きシリコン酸化膜19を、例えばCF、/CHF、/O、/Arガスを用いたドライエッチング処理により順次除去して基板18表面を露出した後、ホトレジスト膜22および反射防止膜21をO、ガスによるプラズマエッチングにより除去する(図1(b))。次に、残存したシリコン窒化膜20/下敷きシリコン酸化膜19をマスクとして、下地の基板18に、C1、/O、ガス、またはC1、/HBrガス、またはC1、/HBrガス、またはC1、/HBrガス、またはC1、/HBrガス、またはC1、/HBrガス、またはC1、/HBrガス、またはC1、/HBrガス、またはC1、/HBr/O、ガスによるドライエッチング処理により約300nmの深さでトレンチ25を形成する(図1(c))。

【0020】次に、トレンチ25内を埋め込んでシリコ ン酸化膜26を約500nmの膜厚で形成し、表面をC MP法により研磨した後(図2(a))、リン酸にてシ リコン窒化膜20を、フッ酸にて下敷きシリコン酸化膜 19を順次ウエットエッチングにより除去する。これに より、素子分離領域24にトレンチ型の素子分離絶縁膜 26aが形成される(図2(b))。次に、基板18上。 の、素子分離絶縁膜26 aに囲まれた素子活性領域23 内の所定領域にゲート電極27を形成し、続いてイオン 注入により拡散層28を形成してメモリトランジスタを 形成する(図3(a))。次に、全面にシリコン酸化膜 を形成し、図示しないビット線形成を行った後、さらに 全面にシリコン酸化膜から成る層間絶縁膜29を約1. 0μmの膜厚で形成する。続いて層間絶縁膜29の所定 の領域をレジストマスクを用いて開口してコンタクトホ ール30を約0.15 µmの径で形成し、素子活性領域 23内の周辺部に形成された拡散層28表面を露出する (図3 (b))。

【0021】次に、コンタクトホール30内にポリシリコンを埋め込んでプラグ電極31を形成し、全面にBPSG膜等から成る層間絶縁膜32を形成した後、層間絶

縁膜32の所定の領域に開口部33を設け、この後、全 面にアモルファスシリコン膜34をプラグ電極31に接 続するように形成する(図4(a))。次に、開口部3 3内に有機膜35を埋め込んだ後、層間絶縁膜32表面 に露出したアモルファスシリコン膜34を例えばC1を含むガスプラズマエッチングにより除去し(図4 (b))、この後、有機膜35をO<sub>1</sub>プラズマエッチン グにて、層間絶縁膜32をHFベーバにて除去し、円筒 形状のアモルファスシリコン膜34を残存させる(図4 (c))。次に、アモルファスシリコン膜34表面にS 10 i.H.により核付けし、真空アニール処理を施して結晶。 成長させて、アモルファスシリコン膜34の粗面化処理 を行い、ストレージノード34aを形成する(図5)。 この後、キャパシタ絶縁膜、上部電極を形成し、所定の

処理を施してDRAMを完成する。

【0022】この実施の形態では、図1で示したよう に、シリコン窒化膜20上に反射防止膜21を形成し、 この反射防止膜21上にレジストパターン22を形成す。 る。即ち、レジストパターン2.2形成時のリソグラフィ 工程において、露光光の反射が防止されて、素子分離領 20 域24に微細幅のレジスト抜きパターン22aが拡がる ことなく寸法制御性良く形成できる。この形成されたレ ジストパターン22をマスクとしてシリコン窒化膜20 /下敷きシリコン酸化膜19をパターニングし、さらに シリコン窒化膜20/下敷きシリコン酸化膜19のパタ ーンをマスクとしてトレンチ25を形成する。ここで、 シリコン窒化膜20はトレンチ25形成のためのマスク (以下、トレンチマスクと称す) に用いる膜であるが、 基板18上に直接形成すると応力の問題が発生するため に、薄い下敷きシリコン酸化膜19を介して形成するも 30 のである。上記のように、反射防止膜21をホトレジス ト膜22の下層に形成することにより、微細幅のレジス ト抜きパターン22aが形成でき、これによりトレンチ マスクとなるシリコン窒化膜20/下敷きシリコン酸化 膜19の微細な抜きパターンが形成でき、さらに微細幅 のトレンチ25が寸法制御性良く形成できる。

【0023】反射防止膜21を用いない従来のもので は、レジスト抜きパターン4aの幅はW1=約0.16 μmであった (図11参照) が、この実施の形態では、 レジスト抜きパターン22aの幅は $W2=約0.14\mu$  40 mで形成できた。即ち、トレンチ型の素子分離絶縁膜2 6 a の幅も、従来の約0.16μm (W1) から約0. 14μm (W2) に縮小され、しかも露光時の反射を防 止しているため、寸法精度良く微細に形成できる。ここ で、レジスト抜きパターン22aの幅が、ホトリソグラ フィ技術の限界幅 (設計寸法) であるとすると、その限 界幅に高精度で形成できるものである。このように素子 分離領域24の面積が縮小できるため、その分、素子活 性領域23は大きくできる。索子活性領域23と索子分 離領域24とを合わせたビッチ寸法が、例えば約1.0 50 のシリコン窒化膜37/下敷きシリコン酸化膜36のバ

4 μm程度であるが、素子活性領域23の幅を約0.0  $2 \mu m$  拡げて約0.90  $\mu m$  に形成できた。

【0024】このため、ストレージノード34a接続の ためのコンタクトホール30が、形成時に素子活性領域 23を踏み外して素子分離間絶縁膜26 aまでエッチン グすることが防止でき、コンタクトホール30内のプラ グ電極31は拡散層28と十分な接触面積で接続され る。これにより、拡散層28の接合面がコンタクトホー ル30内で露出することもなく、接合リークの発生防 止、分離特性の向上、コンタクト抵抗の低減が図れる。 さらに、索子活性領域23は、トランジスタのゲート幅 方向にも拡がるため、ゲート幅Wiiが確保できてトラン ジスタに流れるソース・ドレイン電流が低下することも ない (図5参照)。

【0025】なお、反射防止膜21は、有機膜以外に無 機膜としてプラズマシリコン酸窒化膜(p-SiON) を約50nmの膜厚で形成して用いても良く、この場 「合、レジストパターン22をマスクとした反射防止膜2 1のエッチングは、シリコン窒化膜20と同じエッチン グガスで行い、ホトレジスト膜22除去後の反射防止膜 21の除去は、トレンチ25形成のためのエッチングと 同時に行う(図1参照)。また、トレンチマスクとなる シリコン窒化膜20/下敷きシリコン酸化膜19は、5 0 nm程度の薄いポリシリコン膜を間に形成した、シリ コン窒化膜20/ポリシリコン膜/下敷きシリコン酸化 膜19を用いても良い。

【0026】実施の形態2.次に、この発明の実施の形 態2を図について説明する。図6~図8は、この発明の 実施の形態2による半導体装置の製造方法を、DRAM の製造方法について示したもので、特に、図6は、トレ ンチ形成工程を示す断面図、図7はトレンチ内の絶縁膜 形成工程を示す断面図、図8は素子分離後の製造方法を 示す断面図および平面図である。まず、基板18上の全 面に下敷きシリコン酸化膜36を約30nmの膜厚で形 成し、その上の全面に絶縁膜としてのシリコン窒化膜3 7を約150nmの膜厚で形成した後、全面にホトレジ スト膜38を約500nmの膜厚で形成し、基板18に おける素子活性領域39を囲む素子分離領域40となる 領域に対応して抜きパターン38aが配置されるよう、 上記ホトレジスト膜38をホトリソグラフィ技術により パターニングする(図6(a))。

【0027】次に、レジストパターン38をマスクとし て下地のシリコン窒化膜37および下敷きシリコン酸化 膜36を、例えばCF。/CHF。/O。/Arガスを用 いて、ガス流量; CF<sub>1</sub>/CHF<sub>1</sub>/O<sub>1</sub>/Ar=10/ 70/800/8 (sccm)、圧力;700mT、R Fパワー;500Wでドライエッチング処理により除去 して基板18表面を露出することにより、パターン側壁 と下地とのなすテーバ角α=約84度であるテーバ形状

ターンを形成する。これは通常の異方性エッチングよりもRFパワーを高くすることにより、ホトレジスト膜38からカーボンをたたき出して、エッチングしながら堆積させる作用により、シリコン窒化膜37/下敷きシリコン酸化膜36の抜きパターンを狭くするものである(図6(b))。

【0028】次に、ホトレジスト膜38をO.ガスによるプラズマエッチングにより除去した後(図6(c))、シリコン窒化膜37/下敷きシリコン酸化膜36のパターンをマスクとして、下地の基板18を、C101./O.ガス、またはC1./HBrガス、またはC1./HBr/O.ガスによるドライエッチング処理により約300nmの深さでトレンチ41を形成する(図6(d))。

【0029】次に、上記実施の形態1と同様に、トレンチ41内にシリコン酸化膜42を埋め込み、CMP法により研磨した後、シリコン窒化膜37、下敷きシリコン酸化膜36を順次除去し、素子分離領域40にトレンチ型の素子分離絶縁膜42aを形成する(図7)。さらに、上記実施の形態1と同様に、素子分離絶縁膜42a 20に囲まれた素子活性領域39内にゲート電極27、拡散層28を形成してメモリトランジスタを形成し、層間絶縁膜29、コンタクトホール30、プラグ電極31を順次形成した後、ストレージノード34aを形成し(図8)、この後、キャパシタ絶縁膜、上部電極を形成し、所定の処理を施してDRAMを完成する。

【0030】この実施の形態では、図6で示したよう に、トレンチマスクとなるシリコン窒化膜37/下敷き シリコン酸化膜36のパターンをテーバ形状に形成した ため、抜きパターン底部の幅が狭くなり、続いて形成さ れるトレンチ41の開口幅も狭くなる。即ち、トレンチ 型の素子分離絶縁膜42aの幅をホトリソグラフィ技術 で規定される幅を超えて微細化できる。ここで、レジス ト抜きパターン38 a の幅が、ホトリソグラフィ技術の 限界幅 (設計寸法) であるとすると、その限界幅を越え た極微細幅のトレンチ型の素子分離絶縁膜42aを形成 できるものである。レジスト抜きパターン38aの幅は 従来と同様にW1=約0.16 $\mu$ mであったが(図6、 図11参照)、シリコン窒化膜37/下敷きシリコン酸 化膜36の抜きパターン底部の幅はW3=約0.13μ 40 mで形成できた。これによりトレンチ41の開口幅、即 ち、トレンチ型の素子分離絶縁膜42aの幅も、従来の 約0.16 µm (W1) から約0.13 µm (W3) に 縮小される。

【0031】このように素子分離領域40の面積が縮小できるため、上記実施の形態1と同様に、素子活性領域39がその分広く形成でき、ストレージノード34a接続のためのコンタクトホール30が、形成時に素子活性領域39を踏み外して素子分離間絶縁膜42aまでエッチングすることが防止でき、コンタクトホール30内の50

プラグ電極31は拡散層28と十分な接触面積で接続される。これにより、拡散層28の接合面がコンタクトホール30内で露出することもなく、接合リークの発生防止、分離特性の向上、コンタクト抵抗の低減が図れる。さらに、素子活性領域39は、トランジスタのゲート幅方向にも拡がるため、ゲート幅Wiiが確保できてトランジスタに流れるソース・ドレイン電流が低下することもない(図8参照)。また、トレンチマスクとなるシリコン窒化膜37/下敷きシリコン酸化膜36のパターンがテーパ形状であるため、この抜きパターンを介してトレンチ41内にシリコン酸化膜42を埋め込む際、容易に信頼性良く埋め込める。

【0032】なお、この実施の形態2では、トレンチマ スクとなるシリコン窒化膜37/下敷きシリコン酸化膜 36のパターン形成を、CF<sub>1</sub>/CHF<sub>1</sub>/O<sub>1</sub>/Arガ スを用いて、ガス流量; CF<sub>1</sub>/CHF<sub>1</sub>/O<sub>1</sub>/Ar= 10/70/800/8 (sccm)、圧力;700m T、の条件下で、RFパワー;500Wにてドライエッ チング処理により行ったが、RFパワーを通常の異方性 エッチング時の200Wから徐々に上げたときの、形成 されたパターンのテーパ角および寸法を図9に示す。図 に示すように、RFパワーを上げるとテーバ角αが90 度より小さくなり、その分パターン寸法がシフトするた め、抜きパターン底部の幅W3 (仕上がり寸法) は低減 される。ここで、寸法精度は、バラツキを±約0.03 μm以下にする必要があるため、RFパワー:約300 W~約700Wでテーパ角 $\alpha$ ;88度~80度のパター ン形成を行うのが望ましい。これによりトレンチ型の素 子分離絶縁膜42aの幅は、従来の約0.16μm (W 1) から約0.11~約0.15 µm (W3) に縮小さ れ、素子活性領域41か広く確保できる効果が得られ る。

【0033】実施の形態3.上記実施の形態2では、トレンチマスクとなるシリコン窒化膜37/下敷きシリコン酸化膜36のパターン形成を、CF<sub>1</sub>/CHF<sub>1</sub>/O<sub>1</sub>/Arガスを用いて、RFパワーを通常の異方性エッチング時よりも高くしてドライエッチング処理により行ったが、ガスの流量比を変えることによっても同様の効果を上げることができる。CF<sub>1</sub>/CHF<sub>1</sub>/O<sub>1</sub>/Arガスを用いて、圧力;700mT、RFパワー;200Wの条件下で、ガス流量比CF<sub>1</sub>/CHF<sub>1</sub>を通常の異方性エッチング時の70/10から徐々に下げたときの、形成されたパターンのテーパ角および寸法を図10に示す。

【0034】図に示すように、ガス流量比 $CF_1/CH$  F.を下げるとテーバ角 $\alpha$ が90度より小さくなり、その分パターン寸法がシフトするため、抜きパターン底部の幅W3(仕上がり寸法)は低減される。上述したように、バラツキを土約 $0.03\mu$ m以下の寸法精度が必要であるため、ガス流量比 $CF_1/CHF_1$ ;約 $5\sim$ 約2程

12

度でテーバ角 $\alpha$ ; 8 8度 $\sim$  8 0度のパターン形成を行うのが望ましい。これによりトレンチ型の素子分離絶縁膜4 2 a の幅は、従来の約0. 1 6  $\mu$ m (W1) から約0. 1 1  $\sim$ 約0. 1 5  $\mu$ m (W3) に縮小され、素子活性領域4 1 が広く確保できる効果が得られる。

【0035】なお、上記実施の形態1による方法で、下層に反射防止膜21を形成してホトレジスト膜22のパターニングを行い、その後、上記実施の形態2または3による方法で、トレンチマスクとなるシリコン窒化膜37/下敷きシリコン酸化膜36をテーパ形状にパターニ 10ングしても良く、トレンチ型の素子分離絶縁膜42aの幅を寸法精度性良くさらに微細化できる。

【0036】また、上記実施の形態1~3によるトレンチ型の素子分離絶縁膜26a、42aの形成方法は、実施の形態内で示したように、素子活性領域内23、39の周辺部に拡散層28が形成される場合に、コンタクトホール30形成時の素子活性領域23、39の踏み外しが防止できて特に有効であり、集積度の高いDRAM装置などに適用すると効果的であるが、これに限るものではなく、半導体基板に極微細なトレンチ型素子分離膜を20形成するのに、広く適用できる。

### [0037]

【発明の効果】以上のようにこの発明に係る請求項1記 載の半導体装置の製造方法は、半導体基板上の全面に絶 縁膜を形成し、該絶縁膜上に反射防止膜を形成する第1 の工程と、該反射防止膜上の全面にレジスト膜を形成 し、上記半導体基板における索子活性領域を囲む索子分 離領域に対応して抜きパターンが配置されるよう上記レ ジスト膜をホトリソグラフィ技術によりパターニングす る第2の工程と、該レジストバターンをマスクとして上 30 記絶縁膜を異方性エッチングによりパターニングし、上 記索子分離領域の上記半導体基板表面を露出する第3の 工程と、上記絶縁膜パターンをマスクとして上記素子分 離領域の上記半導体基板に、異方性エッチングにより所 定の深さでトレンチを形成する第4の工程と、その後、 上記トレンチに第2の絶縁膜を埋め込んでトレンチ型の **素子分離絶縁膜を形成する第5の工程とを有するため、** トレンチ型の索子分離絶縁膜の幅を寸法制御性良く微細 化でき、信頼性の高い半導体装置が得られる。

【0038】またこの発明に係る請求項2記載の半導体 40 装置の製造方法は、半導体基板上の全面に絶縁膜を形成する第1の工程と、該絶縁膜上の全面にレジスト膜を形成し、上記半導体基板における累子活性領域を囲む素子分離領域に対応して抜きパターンが配置されるよう上記レジスト膜をホトリソグラフィ技術によりパターニングする第2の工程と、該レジストパターンをマスクとして上記絶縁膜を異方性エッチングにより、パターン側壁がテーパ形状となるようパターニングし、上記素子分離領域の上記半導体基板表面を露出する第3の工程と、上記絶縁膜パターンをマスクとして上記素子分離領域の上記 50

半導体基板に、異方性エッチングにより所定の深さでトレンチを形成する第4の工程と、その後、上記トレンチに第2の絶縁膜を埋め込んでトレンチ型の素子分離絶縁膜を形成する第5の工程とを有するため、トレンチ型の素子分離絶縁膜の幅をホトリソグラフィ技術で規定される幅を超えて微細化でき、信頼性の高い半導体装置が得られる。

【0039】またこの発明に係る請求項3記載の半導体 装置の製造方法は、請求項1記載の第1の工程および第 2の工程を行い、続いて請求項2記載の第3の工程、第 4の工程および第5の工程を行うため、トレンチ型の素 子分離絶縁膜の幅を寸法精度性良くさらに微細化でき、 半導体装置の信頼性が一層向上する。

【0040】またこの発明に係る請求項4記載の半導体 装置の製造方法は、請求項2または3において、第1の 工程で形成される絶縁膜がシリコン窒化膜であり、第3 の工程での上記絶縁膜の異方性エッチングによるパター ニングを、バターン側壁が下地に対してなすテーバ角が 約80度~約88度になるように行うため、制御性良く テーバ形状のパターン形成が行える。

【0041】またこの発明に係る請求項5記載の半導体装置の製造方法は、請求項4において、第3の工程でエッチングガスにテトラフロロメタン(CF<sub>1</sub>)およびトリフロロメタン(CHF<sub>1</sub>)を用い、RFパワー;約300W~約700Wにて絶縁膜の異方性エッチングを行うため、制御性良く確実にテーバ形状のパターン形成が行える。

【0042】またこの発明に係る請求項6記載の半導体装置の製造方法は、請求項4において、第3の工程でエッチングガスにテトラフロロメタン (CF<sub>1</sub>) およびトリフロロメタン (CHF<sub>1</sub>) を用い、ガス流量比 (CF<sub>1</sub>/CHF<sub>1</sub>); 2~5程度にて絶縁膜の異方性エッチングを行うため、制御性良く確実にテーパ形状のパターン形成が行える。

【0043】またこの発明に係る請求項7記載の半導体装置の製造方法は、請求項1~6のいずれかにおいて、第2の工程でのレジスト膜のバターニング時に素子分離領域に対応して形成される抜きバターンの幅が、ホトリソグラフィ技術の限界幅であるため、トレンチ型素子分離絶縁膜の幅を、ホトリソグラフィ技術で可能な最小幅あるいはそれを若干越えて極微細幅に高精度で形成できる。

【0044】またこの発明に係る請求項8記載の半導体装置の製造方法は、請求項1~7のいずれかにおいて、トレンチ型の素子分離絶縁膜を形成した後、該索子分離絶縁膜に囲まれる素子活性領域内周辺部の半導体基板に拡散層を形成し、その後、層間絶縁膜を形成し、該層間絶縁膜に上記拡散層と上層導電層との接続のためのコンタクトホールを開口するため、トレンチ型の素子分離絶縁膜の幅を微細化でき、分離特性および素子の電気的特

性の向上した信頼性の高い半導体装置が得られる。

【0045】またこの発明に係る請求項9記載の半導体装置の製造方法は、請求項8において、素子活性領域がメモリセルにおけるメモリトランジスタの活性領域であり、上層導電層がキャバシタのストレージノードであるため、分離特性および素子の電気的特性の向上した信頼性の高いメモリセルが得られる。

## 【図面の簡単な説明】

【図1】 この発明の実施の形態1によるDRAMのトレンチ形成工程を示す断面図である。

【図2】 この発明の実施の形態1によるDRAMのトレンチ内の絶縁膜形成工程を示す断面図である。

【図3】 この発明の実施の形態1によるDRAMのトランジスタおよびコンタクトホール形成工程を示す断面図である。

【図4】 この発明の実施の形態1によるDRAMのストレージノード形成工程を示す断面図である。

【図5】 この発明の実施の形態1によるDRAMのストレージノード形成工程を示す断面図および平面図である。

【図6】 この発明の実施の形態2によるDRAMのトレンチ形成工程を示す断面図である。

【図7】 この発明の実施の形態2によるDRAMのトレンチ内の絶縁膜形成工程を示す断面図である。

【図8】 この発明の実施の形態2によるDRAMの素子分離後の製造方法を示す断面図および平面図である。

【図9】 この発明の実施の形態2によるトレンチマス

クのパターンとエッチング条件との関係を説明する図で ある。

【図10】 この発明の実施の形態3によるトレンチマスクのパターンとエッチング条件との関係を説明する図である。

【図11】 従来のDRAMのトレンチ形成工程を示す 断面図である。

【図12】 従来のDRAMのトレンチ内の絶縁膜形成工程を示す断面図である。

[0 【図13】 従来のDRAMのトランジスタおよびコンタクトホール形成工程を示す断面図である。

【図14】 従来のDRAMのストレージノード形成工程を示す断面図である。

【図15】 従来のDRAMのストレージノード形成工程を示す断面図および平面図である。


#### 【符号の説明】


18 半導体装置、20 絶縁膜としてのシリコン窒化 膜、21 反射防止膜、22 ホトレジスト膜、22a レジスト抜きパターン、23 素子活性領域、24

20 素子分離領域、25 トレンチ、26a トレンチ型素 子分離絶縁膜、28 拡散層、29 層間絶縁膜、30 コンタクトホール、34a ストレージノード、37:

絶縁膜としてのシリコン窒化膜、38 ホトレジスト 膜、38a レジスト抜きパターン、39 素子活性領域、40 素子分離領域、41 トレンチ、42a ト レンチ型素子分離絶縁膜。


[図2]







26a: NVY型素子分離絶縁膜


【図3】






29:層間絶縁膜30:コンタクトホール








RF/1 7- (w)	200	300	400	500	600	700	800
仕上がり寸法 (μm)	0. 16	0. 15	0.14	0. 13	0.12	0.11	0. 10
寸法シフト(μm)	+0	+0.01	+0.02	+0.03	+0.04	+0.05	+0.06
1 374 (μm)	±0. 01	±0.01	±0.02	±0.02	±0.03	±0.03	±0.05

(b)



【図15】

